وجهة نظر من قمة RISC-V
كان هناك اعلانين من نظم IAR لدعم إقامة نظام بيئي قوي RISC-V. كان الأول مع مزود IP ، SiFive، للتعاون في جلب أدوات المترجم والمصحح السابقة إلى عنوان IP الأساسي للمعالج القابل للتكوين.
من المتوقع أن يدعم تكامل الأدوات والمطورين IP المطورين لتسليم المنتجات وزيادة نشر بنية مجموعة التعليمات الحرة المفتوحة (ISA).
وقال أندرس هولمبيرج ، الرئيس التنفيذي للاستراتيجية في شركة IAR Systems ، إن الهدف هو مساعدة المطورين على تعزيز الإنتاجية والتركيز على الابتكار. وقال: "إن شركة SiFive هي شركة رائدة في مجال IP RISC-V الأساسي ، كما أن مجموعة أدوات العمل المدمجة الخاصة بنا IAR هي أكثر الأدوات المستخدمة على نطاق واسع لبناء التطبيقات المدمجة". وتتمثل اللكنة في أدوات السيليكون والتنمية القابلة للتطوير والفعالة والفعالة لتلبية أعباء العمل المحسوبة.
سيكون منضدة IAR المضمنة لـ RISC-V متاحة في منتصف عام 2019. تدعي أداة toolchain أنها تقدم "جودة ورمز وسرعة رائدة" بالإضافة إلى مصحح أخطاء متكامل مع جهاز محاكاة ودعم تصحيح أخطاء الأجهزة.
كما أعلنت شركة البرمجيات عن شراكة مع مزود IP CPU ، جبال الأنديزلدعم نواة RISC-V التابعة للشركة ، AndesCore N25 (F) / NX25 (F) و A25 / AX25 ، في منضدة IAR المضمنة لـ RISC-V. سيتوفر الإصدار الأول في منتصف عام 2019. سيتم إضافة ملحق تعليم AndeStar V5 وقدرات التخصيص الخاصة بتعليمات Andes Custom Extension (ACE) مع Workbench لزيادة سرعة الشفرة وتقليل حجم الشفرة لوحدات RISC-V.
الأتمتة والحوسبة في الوقت الحقيقي
تم الإعلان عن أحدث نسخة من مجموعة أدواتها وجوهر EOSC-V الجديد الأمثل لنظام Linux والحوسبة في الوقت الفعلي Codasip.
تتيح مجموعة أدوات Studio 8 للمطورين كتابة وصف عالي المستوى للمعالج وتوليف التصميم تلقائيًا (في الصورة).
"مع تطور مواصفات ISA-RISC-V وإضافة عدد متزايد باستمرار من ملحقات البنية الاختيارية ، فإن منهجية تصميم المعالج التي تسمح باكتشاف معماري سريع وخلق مبسط لـ RTL القابل للتنفيذ بسهولة تصبح ضرورية" ، لاحظ Chris Jones ، نائب رئيس التسويق في Codasip. "ما هو مطلوب هو لغة وصف المعالج عالية المستوى الأمثل ل RISC-V" ، وأضاف ، حيث قدم مجموعة الأدوات.
تتم كتابة وصف المعالج في لغة كودال ، وهي لغة وصف معمارية ، ثم يتم توليف RTL الخاص بالتصميم ، ومقاعد الاختبار ، ونماذج النظام الأساسي الظاهري ، ومجموعة تطوير برامج المعالج (مترجم C / C ++ ، مصحح الأخطاء ، ومُنشِئ البيانات) تلقائيًا. تعمل المنهجية على تقليل الوقت المستغرق في الاحتفاظ بمجموعة كاملة من أدوات تطوير البرامج (SDK) باستخدام نموذج معالج دقيق (IA) في CodAL to Time والذي كان من الممكن أن يتطلب ذلك للحفاظ على SDK الكامل والتنفيذ يتم تقليله بشكل كبير بفضل المنهجية التي تستخدم نموذج معالج دقيق (IA) في برنامج CodAL لتوليد SDK ونموذج دقيق لدورة التنفيذ.
تتضمن الوظائف والميزات الجديدة لمجموعة أدوات الجيل الثامن دعمًا لمصحح LLVM وبيئة OpenOCB و Studio / CodeSpace المتكامل (IDEs) استنادًا إلى Eclipse Oxygen والمزيد من وحدات التحكم التفاعلية والتحسينات إلى مجموعات الاختبار والتحقق لدعم RISC المعرفة بواسطة المستخدم -V ملحقات.
وقدمت الشركة أيضًا معالج Bk7 64 بت ، مضيفًا إلى عائلة Bk. لديها خط أنابيب من سبع مراحل مع التنبؤ الفرعى ، وحدة اختيارية لإدارة الذاكرة الكاملة (MMU) مع دعم عنونة ظاهرية لأنظمة التشغيل مثل Linux ، الامتدادات القياسية RISC-V الشائعة والواجهات الخارجية القياسية الصناعية.
وهو أعلى معالج أداء في الشركة حتى الآن وهو قابل للتخصيص للمطورين لإضافة الإرشادات أو السجلات أو الواجهات.
سيكون كل من Studio 8 و Bk7 متاحان بشكل عام Q1 2019 ، مع إمكانية الوصول المبكر إلى العملاء المختارين على الفور.
أعلنت شركة Microchip أنها تضيف ما تعتقد أنه أول معمارية RISC-V SoC FPGA في الصناعة لنظامها البيئي Mi-V. تجمع FPGA بين Microsemiconductor PolarFire FPGAs ونظام فرعي معالجات يعتمد على RISC-V ISA.
قبل القمة ، مؤسسة لينكس أعلنت تعاونها مع مؤسسة RISC-V لتسريع تطوير المصدر المفتوح واعتماد معيار RISC-V ISA.